	ЗВО: Національний університет «Львівська політехніка» **Кафедра** систем автоматизованого проектування **Навчальний рік:** 2021/2022 **Семестр:** весняний **Навчальна дисципліна:** «Схемотехніка та архітектура комп'ютерів» **Викладач:** Щербовських С. В.	**Тема:** Дослідження компаратора (№ 6) **Інститут** комп'ютерних наук та інформаційних технологій **Група:** КН-115 **Студент:** Лозовий Олег

Мета роботи

Вивчити метод побудови каскадного лічильника на основі каскадного компаратора для заданого коефіцієнта ділення із використанням прикладного пакету MultiSim.






Завдання




1. Ознайомитись з технічною специфікацією блоків, які пропонується використати у роботі.
2. Одержати згідно із варіантом шістнадцяткове число.

Варіант	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Число	35	36	39	3A	3C	53	56	59	5A	5C	63	65	69	6A	6C
Варіант	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
Число	93	95	96	9A	9C	A3	A5	A6	A9	AC	C3	C5	C6	C9	CA

3. Побудувати каскадний лічильник на основі каскадного компаратора для заданого коефіцієнта ділення.
3.1. Побудувати схему каскадного лічильника із послідовним каскадним компаратором.
3.2. Побудувати схему каскадного лічильника із паралельним каскадним компаратором.

1. Технічна специфікація блоків

	**MAG_CMP4** – 4-бітний компаратор величин, де O_AGTB – вихід сигналу логічної ознаки A > B; O_AEQB – вихід сигналу логічної ознаки A = B; O_ALTB – вихід сигналу логічної ознаки A < B; A3…A0 – входи двійкового числа A; B3…B0 – входи двійкового числа B; AGTB – вхід сигналу логічної ознаки A > B; AEQB – вхід сигналу логічної ознаки A = B; ALTB – вхід сигналу логічної ознаки A < B. *Розташування*: Master Database / Misc Digital / TIL / MAG_CMP4
	**NOT –** логічний елемент НЕ, інвертор. *Розташування:* Master Database / Misc Digital / TIL / NOT
	**DGND** – цифрова спільна шина. *Розташування*: Master Database / Sources / POWER_SOURCES / DGND
	**VCC** – TTL шина живлення. *Розташування*: Master Database / Sources / POWER_SOURCES / VCC
	**VDD** – CMOS шина живлення *Розташування*: Master Database / Sources / POWER_SOURCES / VDD
	**DCD_HEX** – семисегментний дисплей із вбудованим декодером, де входи відповідають двійковим розрядам 2^3, 2^2, 2^1 та 2^0. *Розташування*: Master Database / Indicators / HEX_DISPLAY / DCD_HEX

	**PROBE** – індикатор. Параметром індикатора є значення порогової напруги, вище якого він спрацьовує. *Розташування*: Master Database / Indicators / PROBE / PROBE0
	**CNTR_4SBIN** – 4-бітний синхронний двійковий лічильник із синхронним очищенням вмісту, де QA…QD – виходи для виведення поточного вмісту лічильника, RCO – вихід біту перенесення розряду, A…D – входи задання початкового значення вмісту лічильника, ENP – вхід сигналу дозволу на відлік, ENT – вхід біту перенесення розряду, ~LOAD – вхід сигналу дозволу на завантаження початкового значення у вміст лічильника, ~CLR – вхід очищення вмісту лічильника, CLK – вхід для лічильних імпульсів. *Розташування:* Master Database / Misc Digital / TIL / CNTR_4SBIN
	**Word generator-XWG1** – генератор двійкових чисел (32-бітного слова). Через внутрішнє меню блока можна задати: • спосіб керування (циклічний, одноразовий, покроковий, користувацький); • спосіб синхронізації (внутрішня/зовнішня; передній/задній фронт); • вміст буфера; • спосіб відображення вмісту буфера генератора (шістнадцятковий, десятковий, двійковий, ASCII). *Розташування*: Instruments / Word generator


2. Завдання згідно із варіантом

2.1. Шістнадцяткове число

6C


3. Модель у середовищі Multisim

3.1. Схема каскадного лічильника із послідовним каскадним компаратором



ю.

3.2. Схема каскадного лічильника із паралельним каскадним компаратором



Висновок

Висновок має дати відповіді на питання «Що зроблено?», «Як зроблено?», «Що це дало?».

Виконуючи дану лабораторну роботу. я побудував каскадний лічильник на основі каскадного компаратора для заданого коефіцієнта ділення із використанням прикладного пакету MultiSim.

За допомогою 2х компараторів побудовано каскадний лічильник із послідовним каскадним компаратором і згодом, добавивши ще 1 компаратор та змінивши підключення отримали каскадний лічильник із паралельним каскадним компаратором.

Реалізовано каскадний лічильник на основі каскадного компаратора із коефіцієнтом ділення частоти 6C.